小夏的猪窝 - 嵌入式
https://blog.x-tools.top/tag/%E5%B5%8C%E5%85%A5%E5%BC%8F/
-
STM32 - DS18B20驱动
https://blog.x-tools.top/archives/77/
2022-11-16T10:05:00+00:00
<!--[toc]-->DS18B20简单介绍一下，查询数据手册可以知道：一个温度传感器，测量范围在-55°C ~ +125°C，仅需要单片机一个IO接口，寄生电源模式（没玩过），宽电压范围 +3.0V ~ +5.5V。通信时序图时序图：参数表：如图有：写指令时序读数据时序重置重置时序检测时序写指令函数观察写指令时序图，首先将电平从低拉高后等待tREC的时间，时间查看参数表中最小为1us，最小延迟1us是为了使电平稳定。延迟1-2us后，将电平改变成有效数据位的高低电平后，观察时序图tSLOT一个周期时间在60-120us之间，所以我们延迟60us即可。如部分代码(其中使用了部分宏定义，若需要更全的文件，请跳至最后下载附件即可)：/*******************************************************************************
* 函数名：DS18B20_WriteByte
* 功 能：向DS18B20写入一个字节
* 参 数：u8Data:要写入的数据
* 返回值：无
* 说 明：
*******************************************************************************/
void DS18B20_WriteByte(uint8_t u8Data)
{
uint8_t tempIndex,tempData;
DS18B20_DQModeOutput();//设置为输出
for (tempIndex = 1; tempIndex <= 8; tempIndex++)
{
tempData = (u8Data & 0x01);
u8Data >>= 1;
if (tempData == 1)
{
DS18B20_DQReset();//低电平
delay_us(2);
DS18B20_DQSet();//高电平
delay_us(60);//延时60us
}else
{
DS18B20_DQReset();//低电平
delay_us(60);//延时60us
DS18B20_DQSet();//高电平
delay_us(2);
}
}
}读数据函数同样和写指令时序一样，一个周期为60us到120us内，读取电平的有效数据时间在15us内都是有效的，所以选择在12us后读取数据的电平，因为一个周期还没结束，所以多等待50us结束读取。拉低电平 -> 等待2us -> 拉高电平 -> 等待12us -> 读取电平 -> 等待50us部分代码(其中使用了部分宏定义，若需要更全的文件，请跳至最后下载附件即可)：/*******************************************************************************
* 函数名：DS18B20_ReadByte
* 功 能：从DS18B20读取一个字节
* 参 数：无
* 返回值：u8Data读出的数据
* 说 明：无
*******************************************************************************/
uint8_t DS18B20_ReadByte(void)
{
uint8_t i,j, u8Ddata = 0;
for (i = 1; i <= 8; i++)
{
j = DS18B20_ReadBit();
u8Ddata = (j << 7) | (u8Ddata >> 1);
}
return u8Ddata;
}附件该附件包含：DS18B20.c 驱动文件DS18B20.h 驱动头文件maxim-ds18b20.pdf 传感器文档注意：此驱动使用的延迟方法利用定时器作为延迟，可自行更改。附件：DS18B20 STM32驱动.zip
-
嵌入式 - 时序图写代码
https://blog.x-tools.top/archives/75/
2022-11-16T06:27:00+00:00
<!--[toc]-->IIC，I2（方）C ，利用总线SCL、SDA，写时序读取数据时序图：datasheet总线的概念总线占两线：SCL、SDA为什么是总线：可以在总线上连接很多IIC设备，这样可以节省2个io口从机地址从机地址：身份证、与生俱来，生产厂家规定当总线发送IIC的从机地址后，此IIC设备将返回一个应答信号从机地址是IIC设备独有的，可以可能被自己定义。从机地址一般为7位，通常情况下（24C02举例）：前四位固定后三位自定义最后一位：方向位 控制读写为0：主机写设备操作为1：主机读设备操作以上8位构成了寻址字节寻址字节单片机是怎么发送寻址字节IIC只有一位的数据接口，他只能一位一位的发送，所以IIC是串行发送首先建立通信需要向总线发送一个从机地址，并且最后一位方向位为0等待设备的应答信号，就能继续发送代码观察时序 写代码 24C02上图红框中为寻址字节。中间的存储单元地址为存储器存放数据的地址后方的数据为设备向单片机发送的数据上图红框部分与下图绿框部分一致。MSB意为数据 字节最高位ACK意为应答信号启动START函数带有参数的时序图首先分析启动部分（START CONDITION）：SCL：保持一段时间的高电平SDA：如图意思为，使SDA保持高电平一段时间（tCHDX）这样写代码即可。接下来继续分析SDA：以上一个START启动阶段就写完了。tCHCL：高时钟脉冲宽度寻址字节发送每经过一个SCL的方波周期，SDA就要发送一个数据其SCL经过一个高脉冲信号（由低电平转为高电平），IIC设备都会检测SDA信号那么就要先将SCL从高变为低，这样才会向设备发送一个高脉冲信号发送时，需要在SCL发送高脉冲信号前改变SDA的值后，才能有效的正确的发送读取。也就是当SCL处于低电平时改变SDA信号直至信号改变成功后，再将SCL调整到高电平。SCL从低电平转换为高电平结束的时间成为时钟周期上图中tCLDX表明：当SCL变为0后，SDA电平转换的时间上图中tDXCX为：输入转换到时钟转换 意思为：SDA电平转换后需要经过一段时间才能让SCL电平置为高电平因为tCHCL：低时钟脉冲宽度 中的时间包含 tDXCX，所以我们只需要考虑前者的时间间隔即可。应答信号当到达第九个时钟周期时，需要将SDA置为高电平，用于准备接受应答信号。当设备发送了应答信号后，就将SDA引脚的电平拉低，置为低电平。那么当SDA为0时，设备就回应了单片机的寻址地址指令，如图循环判断即可做到等待。等待应答，不是应该先把SCL拉低，然后SDA拉高，然后再拉高SCL读取SDA信号是否被拉低，因为在SCL为高电平的时候SDA电平不能变化STOP停止函数观察时序图，初始都为0，SCL为1 SDA需要在一段时间后调整至高电平即可。
-
ESP32开发版 SPI接口查询记录
https://blog.x-tools.top/archives/72/
2022-11-04T09:38:00+00:00
<!--[toc]-->ESP32 SPI通信研究笔记使用ESP32加SPI通信连接TFT2.4寸屏幕 实现屏幕最基本的输出材料准备GOOUUU-ESP32开发版，某宝购入。2.4寸TFT液晶显示屏裸屏 驱动：ST7789V，某宝购入。[可选] 立创EDA自己画的装裸屏用的PCB板如果你买的是裸屏，就需要按照引脚、原理图自己画个底板。资料准备这里资料都是网上找的。2.4TFT7PIspi-GMT024-01.rar购入TFT屏幕时附赠的案例，已修改ESP32对应功能引脚。ESP32功能引脚图、以及IDE中数字引脚与功能的对应图。链接SPI通信SPI通信是一种全双工、高速的通信方式，其通信速度和IIC相比是遥遥领先...成功建立SPI通信至少需要4个引脚：MISO、MOSI、SCLK、CS，引脚作用分别是：主设备数据输入，从设备数据输出、主设备数据输出，从设备数据输入、时钟信号，由主设备产生、从设备片选信号，由主设备控制。MISO：主设备数据输入，从设备数据输出;
MOSI：主设备数据输出，从设备数据输入;
SCLK：时钟信号，由主设备产生;
CS：从设备片选信号，由主设备控制;操作本次TFT屏幕裸屏引出的引脚分别是：CS、DC、RST、SDA、SCL以及供电、供地。依次连接相关引脚：SCK - 22 - G22
SDA - 21 - G21
RST - 15 - G15
DC - 32 - G32
CS - 14 - G14连接后，验证上传程序，就可以看见效果...如图：完结本文只是测试TFT引脚连接对应ESP32功能引脚，并不是一个符合规范的程序示例。连接成功后，可以尝试使用更多外置的库文件，来使用此TFT屏幕。另外，嘉立创免费打板，6。
-
FPGA - 模块整合新1
https://blog.x-tools.top/archives/34/
2022-06-12T13:34:00+00:00
<!--[toc]-->本文存在过多代码行！如果出现代码堆叠，请按F5刷新网页即可~其它知识点在Verilog HDL中，使用关键词posedge表示上升沿触发，使用关键词negedge表示下降沿触发。开发版中单个数码管是共阴级，4位数码管相反 是 共阳极开发版中8*8点阵屏是共阳极开发版中 拨码开关 拨到左边是off 为1引脚绑定名称引脚编号clk - 24M晶振18LED1 - 灯29LED2 - 灯30LED3 - 灯31LED4 - 灯32LED5 - 灯37LED6 - 灯38LED7 - 灯39LED8 - 灯40BUZZ - 蜂鸣器41K1 - 按键61K2 - 按键62K3 - 按键63K4 - 按键66K5 - 按键67K6 - 按键68K7 - 按键69K8 - 按键70SW0 - 拨码开关71SW1 - 拨码开关72SW2 - 拨码开关73SW3 - 拨码开关74SW4 - 拨码开关75SW5 - 拨码开关76SW6 - 拨码开关77SW7 - 拨码开关78SEG_A - 一位数码管 0124SEG_B - 一位数码管 1123SEG_C - 一位数码管 2121SEG_D - 一位数码管 3120SEG_E - 一位数码管 4119SEG_F - 一位数码管 5125SEG_G - 一位数码管 6127SEG_H - 一位数码管 7122seg0 - 四位数码管显示口118seg1 - 四位数码管显示口117seg2 - 四位数码管显示口114seg3 - 四位数码管显示口113seg4 - 四位数码管显示口112seg5 - 四位数码管显示口111seg6 - 四位数码管显示口110seg7 - 四位数码管显示口109sl0 - 四位数码管位选口108sl1 - 四位数码管位选口107sl2 - 四位数码管位选口106sl3 - 四位数码管位选口105ldoa0 - 点阵位码输出口5ldoa1 - 点阵位码输出口6ldoa2 - 点阵位码输出口7ldoa3 - 点阵位码输出口8ldoa4 - 点阵位码输出口11ldoa5 - 点阵位码输出口12ldoa6 - 点阵位码输出口13ldoa7 - 点阵位码输出口14ldob0 - 点阵数据输出口15ldob1 - 点阵数据输出口16ldob2 - 点阵数据输出口21ldob3 - 点阵数据输出口22ldob4 - 点阵数据输出口23ldob5 - 点阵数据输出口24ldob6 - 点阵数据输出口27ldob7 - 点阵数据输出口28分频模块if(count==6000000) //0.5s周期if(count==12000000) //1s周期module divclk(clkin,clkout);
input clkin;
output clkout;
reg clkout;
reg[25:0] count;
always@(posedge clkin)
begin
count=count+1;
if(count==6000000) //0.5s周期
begin
clkout=~clkout;
count=0;
end
end
endmoduleFlag计数module flagcount(clkin,flagout);
input clkin;
output[3:0] flagout;
reg[3:0] flagout;
always@(posedge clkin)
begin
flagout = flagout+1;
end
endmodule四个数码管显示相同数module seg4(flagin,seg,sl);
input[3:0] flagin;
output[7:0] seg;
output[3:0] sl;
reg[7:0] seg;
reg[3:0] sl;
always
sl=4'b0000;
always@(flagin)
begin
case(flagin)
4'h0:seg=8'hc0;//0
4'h1:seg=8'hf9;//1
4'h2:seg=8'ha4;//2
4'h3:seg=8'hb0;//3
4'h4:seg=8'h99;//4
4'h5:seg=8'h92;//5
4'h6:seg=8'h82;//6
4'h7:seg=8'hf8;//7
4'h8:seg=8'h80;//8
4'h9:seg=8'h90;//8
4'ha:seg=8'h88;//a
4'hb:seg=8'h83;//b
4'hc:seg=8'hc6;//c
4'hd:seg=8'ha1;//d
4'he:seg=8'h86;//e
4'hf:seg=8'h8e;//f
endcase
end
endmodule四位数码管分别显示/*
* 四位数码管显示三位不同数字
* clk进24M
*/
module seg4Show3(clk,datain,slout,segout);
input clk;
input[9:0] datain;
output[3:0] slout;
output[7:0] segout;
reg[3:0] disp_dat;
reg[3:0] sl_reg;
reg[7:0] seg_reg;
reg[36:0] count;
always@(posedge clk)
count = count + 1;
always@(count[14:13])
begin
case(count[14:13])
2'h0:begin
disp_dat = 4'b0001;
sl_reg = 4'b1111;
end
2'h1:begin
disp_dat = datain/100;
sl_reg = 4'b1101;
end
2'h2:begin
disp_dat = (datain%100)/10;
sl_reg = 4'b1011;
end
2'h3:begin
disp_dat = datain%10;
sl_reg = 4'b0111;
end
endcase
end
always@(disp_dat)
begin
case(disp_dat)
4'h0:seg_reg=8'hc0;//0
4'h1:seg_reg=8'hf9;//1
4'h2:seg_reg=8'ha4;//2
4'h3:seg_reg=8'hb0;//3
4'h4:seg_reg=8'h99;//4
4'h5:seg_reg=8'h92;//5
4'h6:seg_reg=8'h82;//6
4'h7:seg_reg=8'hf8;//7
4'h8:seg_reg=8'h80;//8
4'h9:seg_reg=8'h90;//8
4'ha:seg_reg=8'h88;//a
4'hb:seg_reg=8'h83;//b
4'hc:seg_reg=8'hc6;//c
4'hd:seg_reg=8'ha1;//d
4'he:seg_reg=8'h86;//e
4'hf:seg_reg=8'h8e;//f
endcase
end
assign segout = seg_reg;
assign slout = sl_reg;
endmodule按键防抖并且计数/*
* 按键消抖 分频处理
*/
module divclk24(clkin,clkout);
input clkin;
output clkout;
reg clkout;
reg[25:0] count;
always@(posedge clkin)
begin
count=count+1;
if(count==240000)
begin
clkout=~clkout;
count=0;
end
end
endmodule
/*
* clkin 分频处理后的信号
* keyin 按键按下的信号标志
* out 输出的计数标志 这里是10位 可以改成1位
*/
module getkey(clkin,keyin,out);
input clkin;
input keyin;
output[9:0] out;
reg[9:0] out;
reg keyout;
always@(posedge clkin)
keyout=keyin;
always@(negedge keyout)
begin
out=out+1;
if(out==1000)
begin
out=0;
end
end
endmodule1位Seg数码管 显示百位数字/*
* 共阴数码管
*/
module display(datain,flagin,segout);
input[9:0] datain;
input[1:0] flagin;
output[7:0] segout;
reg[7:0] segout;
always@(datain)
begin
case(flagin)
2'd0:
case(datain/100)
0:segout=8'h3f;//0
1:segout=8'h06;//1
2:segout=8'h5b;//2
3:segout=8'h4f;//3
4:segout=8'h66;//4
5:segout=8'h6d;//5
6:segout=8'h7d;//6
7:segout=8'h07;//7
8:segout=8'h7f;//8
9:segout=8'h6f;//9
default:segout=8'h0;
endcase
2'd1:
case((datain/10)%10)
0:segout=8'h3f|8'h80;//0
1:segout=8'h06|8'h80;//1
2:segout=8'h5b|8'h80;//2
3:segout=8'h4f|8'h80;//3
4:segout=8'h66|8'h80;//4
5:segout=8'h6d|8'h80;//5
6:segout=8'h7d|8'h80;//6
7:segout=8'h07|8'h80;//7
8:segout=8'h7f|8'h80;//8
9:segout=8'h6f|8'h80;//9
default:segout=8'h0;
endcase
2'd2:
case(datain%10)
0:segout=8'h3f;//0
1:segout=8'h06;//1
2:segout=8'h5b;//2
3:segout=8'h4f;//3
4:segout=8'h66;//4
5:segout=8'h6d;//5
6:segout=8'h7d;//6
7:segout=8'h07;//7
8:segout=8'h7f;//8
9:segout=8'h6f;//9
default:segout=8'h0;
endcase
endcase
end
endmodule
8*8点阵显示汉字/*
* 点阵显示 4个汉字 '上''下''中''大0'
* clkinshow：进24M时钟信号，用于刷新上电
* flagin：进显示汉字间隔，处理过的计数标志
* ldoa,ldob：出点阵的位码输出口、数据输出口
*
* Tip：里面的count[14:12]，是刷新上电的间隔，应该非常小，可自行设置
* case(flagin)下面分支可以改成自己的汉字编码
*/
module Showmatrix(clkinshow,flagin,ldoa,ldob);
output[7:0] ldoa,ldob;
input[1:0] flagin;
input clkinshow;
reg[7:0] ldoa,ldob;
reg[32:0] count;
always@(posedge clkinshow)
count = count+1;
always@(count[14:12])
begin
case(count[14:12])//上电
3'h0:ldoa=8'hfe;
3'h1:ldoa=8'hfd;
3'h2:ldoa=8'hfb;
3'h3:ldoa=8'hf7;
3'h4:ldoa=8'hef;
3'h5:ldoa=8'hdf;
3'h6:ldoa=8'hbf;
3'h7:ldoa=8'h7f;
endcase
end
always@(count[14:12])
begin
case(flagin)
2'b00:
begin
case(count[14:12])//上
3'h0:ldob=8'hf7;
3'h1:ldob=8'hf7;
3'h2:ldob=8'hc7;
3'h3:ldob=8'hf7;
3'h4:ldob=8'hf7;
3'h5:ldob=8'hf7;
3'h6:ldob=8'h80;
3'h7:ldob=8'hff;
endcase
end
2'b01:
begin
case(count[14:12])//中
3'h0:ldob=8'hf7;
3'h1:ldob=8'hf7;
3'h2:ldob=8'h80;
3'h3:ldob=8'hb6;
3'h4:ldob=8'h80;
3'h5:ldob=8'hf7;
3'h6:ldob=8'hf7;
3'h7:ldob=8'hff;
endcase
end
2'b10:
begin
case(count[14:12])//下
3'h0:ldob=8'hff;
3'h1:ldob=8'h80;
3'h2:ldob=8'hf7;
3'h3:ldob=8'he7;
3'h4:ldob=8'hd7;
3'h5:ldob=8'hf7;
3'h6:ldob=8'hf7;
3'h7:ldob=8'hf7;
endcase
end
2'b11:
begin
case(count[14:12])//大
3'h0:ldob=8'hf7;
3'h1:ldob=8'hf7;
3'h2:ldob=8'h80;
3'h3:ldob=8'hf7;
3'h4:ldob=8'hf7;
3'h5:ldob=8'heb;
3'h6:ldob=8'hdd;
3'h7:ldob=8'hbe;
endcase
end
endcase
end
endmodule蜂鸣器播放'梁祝’音乐模块module music(clk_24MHz,buzzout,high,med,low);
input clk_24MHz;
output buzzout;
output[2:0] high,med,low;
reg[2:0] high,med,low;
reg buzzout_reg;
reg[24:0] count1,count2;
reg[20:0] count_end;
reg[7:0] counter;
reg clk_4Hz;
always@(posedge clk_24MHz)
begin
if(count1<25'd3000000)
begin
count1=count1+1;
end
else
begin
count1=0;
clk_4Hz=~clk_4Hz;
end
end
always@(posedge clk_24MHz)
begin
count2=count2+1;
if(count2==count_end)
begin
count2=25'h0;
buzzout_reg=!buzzout_reg;
end
end
always@(posedge clk_4Hz)
begin
case({high,med,low})
9'b000000001:count_end=16'hbb9a;
9'b000000010:count_end=16'ha72f;
9'b000000011:count_end=16'h94f2;
9'b000000100:count_end=16'h8e78;
9'b000000101:count_end=16'h7d63;
9'b000000110:count_end=16'h6fb5;
9'b000000111:count_end=16'h637f;
9'b000001000:count_end=16'h5dfb;
9'b000010000:count_end=16'h53bb;
9'b000011000:count_end=16'h4a95;
9'b000100000:count_end=16'h4651;
9'b000101000:count_end=16'h3eb1;
9'b000110000:count_end=16'h37da;
9'b000111000:count_end=16'h31bf;
9'b001000000:count_end=16'h2ef2;
9'b010000000:count_end=16'h29d4;
9'b011000000:count_end=16'h2543;
9'b100000000:count_end=16'h232f;
9'b101000000:count_end=16'h1f58;
9'b110000000:count_end=16'h1bed;
9'b111000000:count_end=16'h18df;
default:count_end=16'hffff;
endcase
end
always@(posedge clk_4Hz)
begin
if(counter==47) counter=0;
else counter=counter+1;
case(counter)
0:{high,med,low}=9'b000000011;
1:{high,med,low}=9'b000000011;
2:{high,med,low}=9'b000000011;
3:{high,med,low}=9'b000000011;
4:{high,med,low}=9'b000000101;
5:{high,med,low}=9'b000000101;
6:{high,med,low}=9'b000000101;
7:{high,med,low}=9'b000000110;
8:{high,med,low}=9'b000001000;
9:{high,med,low}=9'b000001000;
10:{high,med,low}=9'b000001000;
11:{high,med,low}=9'b000010000;
12:{high,med,low}=9'b000000110;
13:{high,med,low}=9'b000001000;
14:{high,med,low}=9'b000000101;
15:{high,med,low}=9'b000000101;
16:{high,med,low}=9'b000101000;
17:{high,med,low}=9'b000101000;
18:{high,med,low}=9'b000101000;
19:{high,med,low}=9'b001000000;
20:{high,med,low}=9'b000110000;
21:{high,med,low}=9'b000101000;
22:{high,med,low}=9'b000011000;
23:{high,med,low}=9'b000101000;
24:{high,med,low}=9'b000010000;
25:{high,med,low}=9'b000010000;
26:{high,med,low}=9'b000010000;
27:{high,med,low}=9'b000010000;
28:{high,med,low}=9'b000010000;
29:{high,med,low}=9'b000010000;
30:{high,med,low}=9'b000010000;
31:{high,med,low}=9'b000010000;
32:{high,med,low}=9'b000010000;
33:{high,med,low}=9'b000010000;
34:{high,med,low}=9'b000010000;
35:{high,med,low}=9'b000011000;
36:{high,med,low}=9'b000000111;
37:{high,med,low}=9'b000000111;
38:{high,med,low}=9'b000000110;
39:{high,med,low}=9'b000000110;
40:{high,med,low}=9'b000000101;
41:{high,med,low}=9'b000000101;
42:{high,med,low}=9'b000000101;
43:{high,med,low}=9'b000000110;
44:{high,med,low}=9'b000001000;
45:{high,med,low}=9'b000001000;
46:{high,med,low}=9'b000010000;
47:{high,med,low}=9'b000010000;
endcase
end
assign buzzout=buzzout_reg;
endmodule
-
FPGA - 模块集合
https://blog.x-tools.top/archives/26/
2022-06-03T02:35:00+00:00
<!-- [toc] -->本文使用的芯片是“EPM1270T144C5”因为博客框架的问题，代码显示可能会出现成堆的问题，请刷新此网页即可！分频模块0.5秒 count = 6000000module divclk(clkin,clkout);
input clkin;
output clkout;
reg clkout;
reg[25:0] count;
always@(posedge clkin)
begin
count=count+1;
if(count==6000000) //0.5s周期
begin
clkout=~clkout;
count=0;
end
end
endmoduleFlag计数module flagcount(clkin,flagout);
input clkin;
output[3:0] flagout;
reg[3:0] flagout;
always@(posedge clkin)
begin
flagout = flagout+1;
end
endmodule四个数码管显示相同数module seg4(flagin,seg,sl);
input[3:0] flagin;
output[7:0] seg;
output[3:0] sl;
reg[7:0] seg;
reg[3:0] sl;
always
sl=4'b0000;
always@(flagin)
begin
case(flagin)
4'h0:seg=8'hc0;//0
4'h1:seg=8'hf9;//1
4'h2:seg=8'ha4;//2
4'h3:seg=8'hb0;//3
4'h4:seg=8'h99;//4
4'h5:seg=8'h92;//5
4'h6:seg=8'h82;//6
4'h7:seg=8'hf8;//7
4'h8:seg=8'h80;//8
4'h9:seg=8'h90;//8
4'ha:seg=8'h88;//a
4'hb:seg=8'h83;//b
4'hc:seg=8'hc6;//c
4'hd:seg=8'ha1;//d
4'he:seg=8'h86;//e
4'hf:seg=8'h8e;//f
endcase
end
endmodule四位数码管分别显示/*
* 四位数码管显示三位不同数字
* clk进24M
*/
module seg4Show3(clk,datain,slout,segout);
input clk;
input[9:0] datain;
output[3:0] slout;
output[7:0] segout;
reg[3:0] disp_dat;
reg[3:0] sl_reg;
reg[7:0] seg_reg;
reg[36:0] count;
always@(posedge clk)
count = count + 1;
always@(count[14:13])
begin
case(count[14:13])
2'h0:begin
disp_dat = 4'b0001;
sl_reg = 4'b1111;
end
2'h1:begin
disp_dat = datain/100;
sl_reg = 4'b1101;
end
2'h2:begin
disp_dat = (datain%100)/10;
sl_reg = 4'b1011;
end
2'h3:begin
disp_dat = datain%10;
sl_reg = 4'b0111;
end
endcase
end
always@(disp_dat)
begin
case(disp_dat)
4'h0:seg_reg=8'hc0;//0
4'h1:seg_reg=8'hf9;//1
4'h2:seg_reg=8'ha4;//2
4'h3:seg_reg=8'hb0;//3
4'h4:seg_reg=8'h99;//4
4'h5:seg_reg=8'h92;//5
4'h6:seg_reg=8'h82;//6
4'h7:seg_reg=8'hf8;//7
4'h8:seg_reg=8'h80;//8
4'h9:seg_reg=8'h90;//8
4'ha:seg_reg=8'h88;//a
4'hb:seg_reg=8'h83;//b
4'hc:seg_reg=8'hc6;//c
4'hd:seg_reg=8'ha1;//d
4'he:seg_reg=8'h86;//e
4'hf:seg_reg=8'h8e;//f
endcase
end
assign segout = seg_reg;
assign slout = sl_reg;
endmodule按键防抖并且计数/*
*clkin 分频处理后的信号
*keyin 按键按下的信号标志
*out 输出的计数标志
*/
module count(clkin,keyin,out);
input clkin;
input keyin;
output[9:0] out;
reg[9:0] out;
reg keyout;
always@(posedge clkin)
keyout=keyin;
always@(negedge keyout)
begin
out=out+1;
if(out==1000)
begin
out=0;
end
end
endmodule1位Seg数码管 显示百位数字/* 共阴数码管
*/
module display(datain,flagin,segout);
input[9:0] datain;
input[1:0] flagin;
output[7:0] segout;
reg[7:0] segout;
always@(datain)
begin
case(flagin)
2'd0:
case(datain/100)
0:segout=8'h3f;//0
1:segout=8'h06;//1
2:segout=8'h5b;//2
3:segout=8'h4f;//3
4:segout=8'h66;//4
5:segout=8'h6d;//5
6:segout=8'h7d;//6
7:segout=8'h07;//7
8:segout=8'h7f;//8
9:segout=8'h6f;//9
default:segout=8'h0;
endcase
2'd1:
case((datain/10)%10)
0:segout=8'h3f|8'h80;//0
1:segout=8'h06|8'h80;//1
2:segout=8'h5b|8'h80;//2
3:segout=8'h4f|8'h80;//3
4:segout=8'h66|8'h80;//4
5:segout=8'h6d|8'h80;//5
6:segout=8'h7d|8'h80;//6
7:segout=8'h07|8'h80;//7
8:segout=8'h7f|8'h80;//8
9:segout=8'h6f|8'h80;//9
default:segout=8'h0;
endcase
2'd2:
case(datain%10)
0:segout=8'h3f;//0
1:segout=8'h06;//1
2:segout=8'h5b;//2
3:segout=8'h4f;//3
4:segout=8'h66;//4
5:segout=8'h6d;//5
6:segout=8'h7d;//6
7:segout=8'h07;//7
8:segout=8'h7f;//8
9:segout=8'h6f;//9
default:segout=8'h0;
endcase
endcase
end
endmodule
8*8点阵显示汉字/* 点阵显示 4个汉字 '上''下''中''大0'
* clkinshow：进24M时钟信号，用于刷新上电
* flagin：进显示汉字间隔，处理过的计数标志
* ldoa,ldob：出点阵的位码输出口、数据输出口
*
* Tip：里面的count[14:12]，是刷新上电的间隔，应该非常小，可自行设置
* case(flagin)下面分支可以改成自己的汉字编码
*/
module Showmatrix(clkinshow,flagin,ldoa,ldob);
output[7:0] ldoa,ldob;
input[1:0] flagin;
input clkinshow;
reg[7:0] ldoa,ldob;
reg[32:0] count;
always@(posedge clkinshow)
count = count+1;
always@(count[14:12])
begin
case(count[14:12])//上电
3'h0:ldoa=8'hfe;
3'h1:ldoa=8'hfd;
3'h2:ldoa=8'hfb;
3'h3:ldoa=8'hf7;
3'h4:ldoa=8'hef;
3'h5:ldoa=8'hdf;
3'h6:ldoa=8'hbf;
3'h7:ldoa=8'h7f;
endcase
end
always@(count[14:12])
begin
case(flagin)
2'b00:
begin
case(count[14:12])//上
3'h0:ldob=8'hf7;
3'h1:ldob=8'hf7;
3'h2:ldob=8'hc7;
3'h3:ldob=8'hf7;
3'h4:ldob=8'hf7;
3'h5:ldob=8'hf7;
3'h6:ldob=8'h80;
3'h7:ldob=8'hff;
endcase
end
2'b01:
begin
case(count[14:12])//中
3'h0:ldob=8'hf7;
3'h1:ldob=8'hf7;
3'h2:ldob=8'h80;
3'h3:ldob=8'hb6;
3'h4:ldob=8'h80;
3'h5:ldob=8'hf7;
3'h6:ldob=8'hf7;
3'h7:ldob=8'hff;
endcase
end
2'b10:
begin
case(count[14:12])//下
3'h0:ldob=8'hff;
3'h1:ldob=8'h80;
3'h2:ldob=8'hf7;
3'h3:ldob=8'he7;
3'h4:ldob=8'hd7;
3'h5:ldob=8'hf7;
3'h6:ldob=8'hf7;
3'h7:ldob=8'hf7;
endcase
end
2'b11:
begin
case(count[14:12])//大
3'h0:ldob=8'hf7;
3'h1:ldob=8'hf7;
3'h2:ldob=8'h80;
3'h3:ldob=8'hf7;
3'h4:ldob=8'hf7;
3'h5:ldob=8'heb;
3'h6:ldob=8'hdd;
3'h7:ldob=8'hbe;
endcase
end
endcase
end
endmodule